在 2021 年 IEEE 国际电子器件会议 (IEDM) 上，英特尔首次展示了功能性 MESO（磁电自旋轨道）晶体管。MESO 是所谓的“超越 CMOS”设备。也就是说，它代表了一种构建晶体管（以及由此产生的计算机）的基本新方法，并使用室温量子材料。MESO 的效率可能比现有晶体管高 10 到 30 倍，并有助于推动各行各业的人工智能工作。
尽管 MESO 仍处于研究阶段，但如果实现商业化，MESO 将代表自晶体管推出以来计算领域的最大进步，并可能导致电气工程课程和教科书的修订。英特尔之前的理论研究表明，MESO 可以在能耗和芯片领域提供优于传统晶体管的显着进步。MESO 可以让电路以 100mV 的电压运行，并且特别有希望应用于 AI 芯片。
2021 年，英特尔制定了到 2025 年的工艺路线图，并将用于建立新的英特尔代工服务业务。该路线图中最值得注意的是，在 2024 年，英特尔将通过引入 RibbonFET 和 PowerVia 对晶体管进行另一次重大（但更具进化性）的改变。
尽管 MESO 仍然是一项未来技术，但它意义重大，因为它是第一个能够替代（或至少增强）传统半导体的晶体管（在已研究的数十种替代方案中）。接下来的几节将深入探讨 MESO 背后的物理学。
MESO 如何超越 CMOS
尽管计算在晶体管发明之前就已经存在（通过真空管等设备），但直到晶体管才开始以指数方式发展。这些设备的持续小型化导致了一种被广泛称为摩尔定律的趋势。除了晶体管易于缩放这一事实之外，使它们如此成功的根本原因在于它们为电路设计人员提供了一个通断开关，该开关也提供了增益。此外，晶体管的制造基于硅，这是一种可以通过掺杂来控制其特性的半导体。也就是说，可以通过用杂质插入（掺杂）硅来精确确定其导电性。
多年来，特别是随着晶体管开始进入纳米级尺寸，它已经看到了许多提高速度或降低功耗或泄漏的增强功能。这些改进中最大的一项是将晶体管从平面器件更改为 3D FinFET（其中鳍片从初始硅晶片中伸出）。在接下来的几年中，这种结构将通过环栅晶体管得到进一步改进，该晶体管有各种名称，例如 RibbonFET（英特尔）或 MCBFET（三星）。
然而，尽管发生了这些变化，MOSFET 的架构基本保持不变：通过晶体管沟道的电流是通过向栅极施加电压来控制的。栅极本身与导电通道绝缘，因此电流仅从输入流向输出。输入和输出触点称为源极和漏极。
随着时间的推移，已经提出了各种替代结构。这些寻求实现与 MOSFET 相同的开关特性，但基于其他物理特性和机制。
从这个角度来看，MOSFET 可以归类为基于电荷的电子器件：它的工作基于电子（静电）特性。同样在基于电荷的类别中，已研究的另一种器件是隧道 FET，它利用了隧道效应的量子力学特性。其他设备类型包括轨道电子学、磁电子学和自旋电子学。
这些类型的设备只是物理学家和工程师研究的好奇心，还是其中一些能够在大批量制造中替代硅。答案取决于半导体的基本工作原理，它施加了一个基本限制。
请记住，作为一个正常工作的开关，需要在开和关状态之间获得显着的电流差异。如上所述，这是通过向栅极施加电压来控制的。但是，当施加电压时，通过晶体管的电流不会随意变化。归根结底，半导体受到统计学和热力学定律的限制：考虑到室温下电子可用的热能，随着电压的降低，通过晶体管的电流可以减少多少是有基本限制的。
更具体地说，热力学定律在给定温度下对电子可用的能量施加分布（因为根据定义，温度仅指它们的平均能量）。这种分布的“尾部”呈指数衰减。因此，当晶体管关闭时（将电压降低到阈值以下），电流将随着电压的降低而呈指数下降。至关重要的是，这种衰变的确切速率还取决于温度。
这个属性被称为亚阈值斜率，它表示为需要多少毫伏才能将电流增加或减少 10 倍。（事实证明，确切的限制是~60mV/dec。）正是这个斜率决定了晶体管的最小工作电压。具有较陡斜率的晶体管将能够在较低电压下工作，这将降低其功耗，从而提高能源效率和速度。但由于这个斜率纯粹是由热力学决定的，所以让斜率变陡的唯一方法就是降低温度，这当然是不可行的。这种限制也被称为玻尔兹曼暴政。
由于传统 CMOS 器件的开关特性是由基础物理决定（和限制）的，因此可能绕过这一障碍的唯一方法是寻找基于不同物理机制运行的器件。这就是超越 CMOS 器件的吸引力所在。
尽管已经提出了大量传统晶体管的替代品，但几十年的硅研发已经使硅成为一种难以击败的材料。在 2017 年的一篇具有里程碑意义的研究论文中，英特尔对大约两打超越 CMOS 的设备进行了基准测试。从汇总图中可以看出，几乎没有任何器件比 HP CMOS 更快，只有少数器件的功耗低于 LP CMOS。但总体而言，似乎没有任何一位候选人既更快又功率更低。如果没有对 CMOS 进行实质性改进，是否值得花费数十亿美元的研发来制造这种适合大批量制造的新开关，因为成本等其他问题也可能发挥作用。
因此，鉴于 CMOS 和常规半导体从低功耗到高性能，从模拟到射频到高压到数字的多功能性，当前的 CMOS 技术不太可能被完全取代。相反，一种新技术可能会与 CMOS 结合在一起，这样它就可以只用于系统中的电路，从而带来真正的好处。
MESO 如何超越 CMOS
最近，出现了一种新型设备 (MESO)，由英特尔发明并在 2018 年的一篇论文中提出。英特尔声称，与 CMOS 相比，它有潜力提供显着优势。由于它的工作电压仅为 100mV，因此效率可以提高 10 到 30 倍。英特尔进一步声称它可以将逻辑密度提高 5 倍。MESO 设备也是非易失性的（这意味着它的状态在断电时保持不变）并且具有自旋电子特性，这意味着可以实现适用于 AI 的新型电路。
“MESO 就像一个晶体管——输入电压控制输出端的电流（因此它像 MOSFET 一样是电压输入和电流输出，但它的开关电压比 MOSFET 低 [大约] 10 倍，”英特尔表示。“因此，电线的顶部摆动电压仅低 10 倍——这样可以节省电力。”
然而，虽然类似于晶体管，但 MESO 晶体管的架构和物理特性与传统半导体完全不同，因为它大量使用了量子效应和材料。参考上述超越 CMOS 分类，MESO 使用不少于三类信息载体：电子学、磁电子学和自旋电子学。
然而，也许 MESO 最优雅的方面是所有复杂性都仅限于设备本身：信息通过传统的基于电荷的互连进入设备，最后以电流的形式再次离开设备。在设备本身中，电荷首先利用磁电效应转换为磁性，然后利用自旋轨道效应转换回电荷。
更详细地说，设备架构的工作原理如下。输入是一个铁电电容器，它连接到基于电荷的常规互连。铁电材料是磁性可以通过电流控制的材料，这解释了电荷如何转化为磁性。（类似地，在电动机中，铁电材料可用于通过磁力将电流转换为运动。）这种铁电材料反过来控制纳米磁体或铁磁体，根据其输入指向北或南。
尽管这个纳米磁体代表了晶体管的输出状态，但它仍然必须转换回电流。这是通过称为自旋轨道相互作用的量子效应实现的，或者更具体地说，是通过逆 Rashba-Edelstein 效应实现的。通常，自旋-轨道相互作用是指电子与磁场的相互作用（从量子物理学中回想一下，电子具有称为自旋的固有磁矩）。更专业的描述是，它是“粒子自旋与其在势内运动的相对论相互作用”。Rashba-Edelstein 效应是一种将电荷转化为自旋的机制，因此逆效应实现了从自旋到电荷的所需转化。由于反向 Rashba-Edelstein 效应，电流通过纳米磁体发送，由于纳米磁体具有阈值特性，因此获得了开关特性：输入电压控制纳米磁体（通过铁电材料），它将指向北或南，然后将产生正输出电流或负输出电流。
使用这些设备制作电路只需将一个设备的输出连接到下一个设备的输入即可。例如，第一个器件中的正输出电流会为第二个器件的铁电输入电容器充电，而负电流会对其放电。有趣的是，阈值特性还可用于通过使用多个电压作为输入来构建“多数门”。顾名思义，如果大多数输入为 1，多数门将输出 1。这可能就是英特尔声称将密度提高 5 倍的原因：从更广泛的自旋电子学领域的研究中，已经知道电路构建使用多数门可能比传统的 CMOS 电路小得多（需要的晶体管少得多）。
总之，输入电荷通过控制纳米磁体的铁电材料转换为磁性“信号”。反过来，这种纳米磁体将根据将自旋（由纳米磁体感应）转化为电荷的量子效应来确定输出电荷。与电动机相比，就好像输入电流控制电动机一样，电动机也用作发电机，将运动转换回电能（就像在风力涡轮机中一样）。
英特尔在 2018 年强调的室温量子材料是实现该设备物理实现的主要障碍，是“相关氧化物”和“物质拓扑状态”。
在超越 CMOS 器件的更广泛背景下，由于传统电子器件基于电荷而不是自旋/磁性，MESO 解决了由于在输出端转换回电荷而导致器件读出的基本问题。来自 2018 年的论文：“通过 Rashba-Edelstein 或拓扑二维电子气在拓扑物质中发现强自旋-电荷耦合，使这一提议成为电荷驱动、可扩展的逻辑计算设备。” 相比之下，在传统的自旋电子学中，例如自旋通过互连呈指数衰减。
在更专业的术语中，晶体管使用自旋被称为“集体状态开关”，其输出取决于“集体顺序参数”，该参数可以有两个值（正负 theta），实际上只是指旋转向上或向下。由于有两种可能的输出，这确实是一个开关，但它使用的不同机制（基于顺序参数）克服了困扰传统电子产品的玻尔兹曼暴政。
英特尔从 2018 年开始针对 32 位 ALU 的基准测试结果（基于模拟）。MESO 以比 CMOS HP 和 LV 低得多的功率密度实现了更高的吞吐量密度（TOPS/cm2）。
除了较低的工作电压外，英特尔表示，不同的晶体管架构还允许改进互连，电阻和电容要求高达 100 倍，“比传统互连更宽松”，这反过来又会将互连功耗降低 10 倍。这也可能有助于 MESO 的效率，因为现代芯片中的互连可能会消耗超过 50% 的总功率。此外，英特尔已经证明 MESO 设备特性随着设备进一步缩小（遵循立方趋势）而改善，MESO 还承诺与 CMOS 集成和兼容。
英特尔的原始论文包括达到 1aJ/bit 设备的各种目标规范。英特尔声称这比 CMOS 低 30 倍，考虑到另一个来源在较旧的 45nm 工艺技术中提供了约 144aJ/bit 的下限，这似乎是合理的。虽然提供了 1aJ/bit 作为目标，但在论文中还进一步提到了 0.1 到 10aJ/bit 的估计值。
这些设备规格如何转化为芯片级规格，电路运行在可能是 GHz 级频率（如果这对 MESO 来说甚至是可行的）仍有待观察。相比之下，最先进的商业 NPU（神经处理单元）在 INT8 精度下可实现高达 10 TOPS/W，这意味着 100 fJ/指令或大约 10 fJ/bit。这意味着在最有效的电压频率工作点，电路级的效率比单个逆变器低约 100 倍。
人工智能中的应用
在 2019 年接受 VentureBeat 采访时，英特尔将 AI 确定为 MESO 设备而非 CPU 的有前途的应用。这是基于几个原因。
首先，鉴于 MESO 器件的低工作电压，它可能与 CMOS 电路的高频不匹配。相反，MESO 可能最适合 AI 和图形等依赖于高度并行操作的应用程序，这些操作单独运行的速度低于 CPU。
其次，人工智能可以利用 MESO 的不同切换特性。尤其是深度学习，适用于可以使用 MESO 制作的多数门。因此，通过设计电路来利用多数门，神经网络可以用更少的晶体管来实现：“多数门是神经元的隔壁邻居。深度神经网络是关于神经元和权重的。我们发现这种 MESO 技术和可以做多数门的东西在人工智能中非常有吸引力，”英特尔说。“使用 MESO 磁铁，可以通过‘多数门’或阈值门引入多个输入。这类似于神经网络如何使用权重来表示节点的影响。”
还有一个更实际的原因：“CPU 是构建硅时最常见的东西，但奇怪的是，它却是最难构建的东西，”英特尔副总裁 Amir Khosrowshahi 在接受 VentureBeat 采访时说。“但在人工智能中，它是一个更简单的架构。人工智能有规律的模式，主要是计算和互连，以及记忆。此外，神经网络对基板本身的不均匀性非常宽容。所以我觉得这种技术在人工智能领域会比预期更快地被采用。到 2025 年，这将是最重要的事情。”
