在努力学习掌握知识的基础上建立起来的自信，是勇往直前的，是坚不可摧的;而那盲目的自信，只想空中楼阁一样，经不起考验。以下就是小编为大家整理的各公司面试笔试题例子，一起来看看吧!希望能帮到大家。
各公司面试笔试题例子
__各大公司电子类招聘题目精选
模拟电路 1、基尔霍夫定理的内容是什么?(仕兰微电子)
2、平板电容公式(C=εS/4πkd)。(未知)
3、最基本的如三极管曲线特性。(未知)
4、描述反馈电路的概念，列举他们的应用。(仕兰微电子)
5、负反馈种类(电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈);负 反 馈的优点(降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线 性和非 线性失真，有效地扩展放大器的通频带，自动调节作用)(未知)
6、放大电路的频率补偿的目的是什么，有哪些方法?(仕兰微电子)
7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。(未知)
8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。(凹凸)
9、基本放大电路种类(电压放大器，电流放大器，互导放大器和互阻放大器)，优缺 点，特别是广泛采用差分结构的原因。(未知)
10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知)
11、画差放的两个输入管。(凹凸)
12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管 级的 运放电路。(仕兰微电子)
13、用运算放大器组成一个10倍的放大器。(未知)
14、给出一个简单电路，让你分析输出电压的特性(就是个积分电路)，并求输出端 某点 的 rise/fall时间。(Infineon笔试试题)
15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上 电 压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低 通滤 波器。当RC<<t时，给出输入电压波形图，绘制两种电路的输出波形图。(未知 p="" )
16、有源滤波器和无源滤波器的原理及区别 (新太硬件)
17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通 、 带通、高通滤波器后的信号表示方式。(未知)
18、选择电阻时要考虑什么?(东信笔试题)
19、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P 管 还是N管，为什么?(仕兰微电子)
20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)
21、电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单 描述 其优缺点。(仕兰微电子)
22、画电流偏置的产生电路，并解释。(凹凸)
23、史密斯特电路,求回差电压。(华为面试题) 24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期 ….) (华为面试题) 25、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。(仕兰微电子) 26、VCO是什么,什么参数(压控振荡器 ) (华为面试题) 27、锁相环有哪几部分组成?(仕兰微电子) 28、锁相环电路组成，振荡器(比如用D触发器如何搭)。(未知) 29、求锁相环的输出频率，给了一个锁相环的结构图。(未知) 30、如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。 (未知) 31、一电源和一段传输线相连(长度为L,传输时间为T)，画出终端处波形，考虑传输 线 无损耗。给出电源电压波形图，要求绘制终端波形图。(未知) 32、微波电路的匹配电阻。(未知) 33、DAC和ADC的实现各有哪些方法?(仕兰微电子) 34、A/D电路组成、工作原理。(未知) 35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗，稳定，高速 如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体 问，肯定会问得很细(所以别把什么都写上，精通之类的词也别用太多了)，这个东 西各个人就 不一样了，不好说什么了。(未知)
美的笔试题目
美的笔试，分A/B卷不分管理、财务、技术，只分A/B卷。试卷内容上虽然不分，但他们会让你注明是哪个类型的，毕竟三个类型参考的标准和方面都不一样。 3 0 分钟–20道选择题，5道填空题，1道分析问答题，时间比较紧，除非速度特别快，否则一般都作不完。
1、选择题：跟公务员行政能力测试几乎一模一样，可谓公务员行政能力测试的精简版，有文字逻辑推理题，阅读理解题，图形推理题，出乎意料的是没有数字题，所以那张草稿纸我连用都没用过–事实上，也没时间用。最后有一道题很狠，是一道推理题，有五个问题联系在一起，这种题目最麻烦，要嘛看完题后一个一个做，这样比较费时间，要嘛只能五个全不做，这样对分数又极其不利，两边难做人，只能看自己衡量了。我是跳过去先做了后面的填空题和分析题，后来再回来想做已经没时间了，乱填了几个上去的。现在想来这个策略还是比较好的，毕竟后来的填空题比较容易，且占的分数比较更大些。
2、填空题：这部分倒是比较简单，有两道是给出一个物件(记得第一个是回形钩)并给出三四种用途，要你再写出一种用途，或是给出一个情景(有一个是进入教室后黑板上写着不用上课的情景)，同样给出几个原因，让你再说一个原因。最后一个是关于美的集团的标志的，要你把美的标志跟彩虹联系起来，进行联想作出比喻，原题中已经从形状、颜色两个方面作出比喻，要求你再写出一个比喻。整体上，这部分不是很难，只要反应快一些，抓紧时间都没有什么问题。
3、分析问答题：给出一段文字，大概是讲学校为了提高大学课堂的听课率，迫使学生多去上课，推行一个上课“打卡”制度，正反双方分别从自己的的角度论述了赞成与反对的原因云云。问问题时类似公务员的申论题，第一问问态度：赞成还是反对;第二问问总结：在你的表明态度后你觉得问题的症结在哪里;第三问问细节：问题症结的展开论述。这个情景其实比较简单，而且跟学生生活很贴近，按理说，稍微思考过后都可以答的`合情合理，只是一般到了这个地方，时间都所剩无几，没有什么思考的时间，我也是快速浏览后来不及思考更多就写了几点上去，还没写完时间就到了，无奈试卷给收回去了。明天一面，应该小组无领导讨论，好好准备下吧!
最后，对美的这种选人方式做个简单评价：其实美的这种选择方式也挺好的，很多公司都是先笔试，笔试过了再给面试机会，这样一些笔试能力比较差或准备不足而实际表现能力又比较好的人就被筛掉了，可美的采取的做法是：既让你笔试同时也把一面的机会给你，这种可以综合两个方面的表现来确定人选，当然，这建立在他们已经通过性格测试的方式进行了第一轮筛选的基础上，另外，他们具体的操作和标准我不清楚，但如果但从形式上理解，在人力物力财力允许的情况下，这种方式无疑可具有合理性–这是值得肯定的。无论如何，先争取进了再说，加油!!
数字电路
1、同步电路和异步电路的区别是什么?(仕兰微电子)
2、什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系 。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求?(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于 不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间?(汉王笔试)
5、setup和holdup时间,区别.(南山之桥)
6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知)
7、解释setup和hold time violation，画图说明，并说明解决办法。(威盛VIA 2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指 触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升 沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被 打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间 。如果hold time 不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前，数据 信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时 间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持 时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。(仕兰 微 电子)
9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不 一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现 象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试) 常用逻辑电平：12V，5V，3.3V;TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之 间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS 需要在输出端口加一上拉电阻接到5V或者12V。
